

回路とシステムワークショップ (2013年7月)

SPICEモデル標準化の最新動向

2013. 7. 30

株式会社シルバコ・ジャパン

古井芳春

目次

- 1. SPICEモデルの標準化
- 2. CMC標準モデル
- 3. CMC標準化プロセス
- 4. HiSIMモデルの概要

1. SPICEモデルの標準化


Compact Model Coalition (CMC)

■ コンパクトモデルの国際標準化機関

- 米国Si2 (Silicon Integration Initiative) に設置
- 標準モデル選定と継続的な改善
- トランジスタモデル開発は大学研究者に委託



■ コンパクトモデルは企業間協業の「成功の鍵」



CMCの目標とビジョン

- コンパクトモデルと、利用促進のためのインタフェースを標準化する
 - 主要テクノロジーの標準コンパクトモデルにより、利用者の効率化と協業を促進する
 - インタフェース標準化により、シミュレータへのモデル組込みを容易化する
 - 高品質なコンパクトモデルの流通により、設計サイクルを短縮する

CMCメンバーリスト

- ファンドリー、IDM、ファブレス企業、EDAベンダが参加

Agilent	AIST	Altera	Analog Devices
ams	Broadcom	Cadence	Denso
Elpida	Fujitsu Semicon.	Globalfoundries	IBM
Infineon	Intel	LEAP	LSI
MAXIM	Mentor Graphics	NXP	Panasonic
Peregine	ProPlus	Qualcomm	Renesas Electronics
Ricoh	Samsung	Silvaco	SK Hynix
Sony	STARC	ST Micro	Synopsys
TI	Toshiba	Toyota	TSMC
UMC			(緑は国内企業)

2. CMC標準モデル

CMC標準モデルの歴史 (トランジスタ)

- ・1996 BSIM3
- ・2000 BSIM4
- ・2002 BSIMSOI
- ・2004 MEXTRAM
HICUM
- ・2006 PSP
- ・2007 HiSIM_HV
- ・2011 HiSIM2
- ・2012 BSIM-CMG
HiSIM_SOI
- ・2013 BSIM6
- ・2013+ ETSOI MOSFET (in progress)

GaN model (in progress)

回路とシステムワークショップ (2013年7月)

CMC標準モデルの歴史（受動素子）

- 2005 R2_CMC Poly & Metal resistor (2 terminal)
- 2007 R3_CMC Diffusion resistor (3 terminal)
- 2008 MOSVAR MOS Varactor
- 2009 Diode_CMC Advanced diode model

上記モデルは、CMCワーキングメンバにより開発改善されている

CMCワーキンググループ

コンパクトモデル

BSIM Bulk	MOSFET
BSIMSOI	PD SOI
BSIM-CMG	Multi-Gate
HiSIM_HV	LDMOS
HiSIM2	MOSFET
HiSIM_SOI	DD SOI
PSP	MOSFET
MEXTARM	BJT
HICUM	BJT
ETSOI	
GaN HEMT	
MOSVAR	
Diode	

インタフェース

Verilog-A Test Suite
Verilog-A Recommended Practices
Model QA and Release
TMI2 Model Interface
Standard SPICE Language
Reliability (Aging) Simulation
Operating Point and Variable name

(赤字: 標準化進行中のテーマ)

モデル開発者との連携

- モデル開発者と連携して、モデル改善を継続的に支援

カリフォルニア大学バークレー校
BSIM3, BSIM4, BSIM6
BSIMSOI, BSIM-CMG

<http://www-device.eecs.berkeley.edu/bsim/>

広島大学

HiSIM_HV, HiSIM2, HiSIM_SOI

<http://www.hisim.hiroshima-u.ac.jp/>

デルフト工科大学
MEXTRAM, PSP

<http://mextram.ewi.tudelft.nl/>

カリフォルニア大学サンディエゴ校
HICUM

http://www.iee.et.tu-dresden.de/iee/eb/hic_new/hic_start.html

3. CMC標準化プロセス

CMCの標準化プロセス

■ 4フェーズ・プロセスで標準モデルを選定する

標準化フェーズ	実行内容	必要期間
1	<ul style="list-style-type: none">・モデルの要求仕様書の作成・候補モデルの探索	6ヶ月
2	<ul style="list-style-type: none">・モデル開発者とスポンサによる実測データへのフィッティング・要求仕様書を満足することを示すレポート作成・モデルのソースコード、モデルパラメータの提示	6ヶ月
3	<ul style="list-style-type: none">・CMCメンバによる候補モデルの単体テスト、回路テスト・CMCメンバ投票により標準モデルを選定	6ヶ月
4	<ul style="list-style-type: none">・Phase3テストでの指摘事項の改善・ユーザマニュアル、QAテストスクリプトの作成	3ヶ月

Phase 1

■ 要求仕様の決定


- Device Structure Definition
- Physical Model Requirements
- Functional Model Requirements
- Model Acceptance Criteria
- Model Support and Maintenance Requirements

■ 候補モデルの探索

- 要求仕様を満足できる
- IPポリシー(CMC標準モデルとして一般公開)に同意する
- 1社以上のスポンサー(支援メンバ)が存在する

Phase 2

- モデル開発者とスポンサーによるモデル評価
 - 実測データを再現できる
 - 要求仕様を満足できる



Phase 3

■ CMCメンバによる評価


- メンバ各社が関心項目や実用回路をシミュレーションする
- 評価終了後、CMCメンバ投票で標準モデルを選定する

HiSIM-SOI

Stop time (ns)	Total iterations	Total steps	deltaT / deltaITER	ITER / STEP
200	40930	10595	1.238E-03	3.863
300	58691	15819	1.242E-03	3.710
400	76410	21042	1.191E-03	3.631
500	94120	26266		

BSIMSOI

Stop time (ns)	Total iterations	Total steps	deltaT / deltaITER	ITER / STEP
200	148671	32145	2.894E-04	4.625
300	232408	49928	2.798E-04	4.655
400	307759	66087	2.716E-04	4.657
500	385265	82705		



Phase 4

- 一般リリースに向けた総仕上げ
 - Phase2, Phase3評価で指摘された不具合を解決する
 - 標準モデル認定の投票で、2/3以上の賛成投票を得る

さらに、



反対投票コメントを解決して、
CMC標準モデルとして一般リリースする

あるいは、



反対投票コメント解決のためにモデル変更が起こった場合は
Phase2以降の手順を再度実行する

CMC参加のメリット

- 標準モデルの選定と改善項目の決定
- 企業、大学のモデル専門家との年4回のミーティング
- CMC member-only websiteのアクセス
 - 定期ミーティングの議事録と発表資料
 - ベータ版モデルの早期アクセス
 - ワーキンググループの技術レポート
- 大学の標準モデルはCMCメンバ以外へも公開
 - モデル開発者は標準モデルの使用権、改変権、再配布権を許諾し、モデルの無償提供に同意している

4. HiSIMモデルの概要

HiSIMの誕生



HiSIMの特徴

完全表面ポテンシャル・ベースの物理モデル

高精度 回路シミュレーション用コンパクトモデル


閾値電圧ベース → 電荷ベース → 表面ポテンシャル・ベース
BSIM EKV HiSIM、PSP

- 物理現象を忠実に表現するコンパクトモデル
 - ・表面ポテンシャルに着目してデバイスを解析
 - ・ポアソン方程式を数値的反復計算で求解

HiSIMの特徴

HiSIM2: Bulk MOS Core / Analog, RF


トランジスタ特性(電流、容量)を
ポアソン方程式の解である
表面ポテンシャルによって記述



- ・微細トランジスタの微分特性を正確に再現
- ・アナログ/RFに要求されるトランジスタ特性を再現
- ・トランジスタ特性ばらつきを的確に再現


HiSIM_HV: High Voltage

高抵抗領域を物理的に記述した
高耐圧・大電流MOSFET専用モデル



- ・対称構造と非対称構造に対応
- ・低電圧から高電圧まで対応
- ・セルフヒーティング効果を内蔵

HiSIMの構成とCMC標準化状況



まとめ

- SPICE標準化の活動とHiSIMモデルを紹介した。
参考情報については以下のurlを参照されたい。

- CMC

<https://www.si2.org/?page=1650>

- HiSIM研究センター

<http://www.hisim.hiroshima-u.ac.jp/>