ネットリスト・リダクション・プラットフォーム

Jivaro™は、抽出されたネットリストのリダクション・プラットフォームです。回路シミュレータ内蔵のリダクションに比べ、シミュレーション時間を短縮し、精度を高めるだけでなく、メモリ・フットプリントも減らします。Jivaroは全ての主流な設計フローと、いくつかのグラフィック・ユーザ・インタフェースに統合することが可能です。

はじめに

大規模な寄生素子を伴う抽出されたネットリストのシミュレーションは、膨大な時間を費やすことがあります。Jivaroのネットリスト・リダクションは、高精度を維持しつつ、シミュレーション時間の短縮を可能にします。ネットリスト・リダクションは、その精度要件、安定性、耐性、信頼性、検証可能性からも見られるように、単なるデータクランチングやフィルタリングではありません。

おもな特長

• すべての寄生ネットリストのコンポーネントに対し、これまでにないネットリスト・リダクションを提供:R、RC、RCC、RLC、RLCK、電圧または電流制御電源、基板、パッケージ
• 選択式リダクション:階層内の指定したネットまたはサブサーキットに個別に適用可能
• パラメータ化されたリダクション:EMなどの必要条件を保持する追加構造とともに適用可能
• RF、アナログ、ミックスド・シグナル、デジタル、メモリなど、すべての設計形式に適用可能
• プロセス・ノードに依存しないため、すべてのプロセスに適用可能
• すべての主要なEDAベンダのバックエンド・フローの設計過程で使用可能

メリット

• 寄生素子に悩まされるすべてのシミュレーションの高速化
• 同精度のシミュレーション実行時間の削減
• シミュレータのメモリ・フットプリントの削減
• 抽出されたネットリストのメモリ必要量の削減

表:実行時間削減例

おもな用途

• メモリ、アナログ、ミックスド・シグナル、RF、タイミング

技術仕様

• 主なファイル・フォーマットのサポート:DSPF、SPEF、HSPICE、Spectre、SPICE3、CaliberView