2次元シリコン・デバイス・シミュレータ

S-Pisces™はシリコン・ベース・テクノロジに対する高度な2次元デバイス・シミュレータで、ドリフト拡散とエネルギー・バランスの両方の輸送方程式を内蔵しています。表面/バルクの移動度、再結合、インパクト・イオン化、トンネルなどのモデルを含む非常に多くの物理モデルを備えています。典型的なアプリケーションとして、MOS、バイポーラ、およびBiCMOSテクノロジなどを含みます。すべての物理モデルの機能は、ディープ・サブミクロン・デバイス、SOIデバイス、および不揮発性メモリ構造までカバーしています。

すべての計測可能な電気パラメータは計算により求めることが可能です。MOSテクノロジでは、ゲートおよびドレイン特性、しきい値下のリーク電流、基板電流、およびパンチスルー電圧などが含まれます。また、バイポーラ・テクノロジでは、ガンメル(Gummel)プロットおよび飽和曲線を予測することが可能です。

その他の計算で求められる重要な特性には、降伏電圧、キンク効果、スナップバック効果、CMOSラッチアップ、ガード・リング降伏電圧、低温および高温での動作、ACパラメータ、および固有のスイッチング時間があります。

総合的なMOSキャラクタライゼーション

0.3um MOSFETの電子温度分布図。インパクト・イオン化率は、キャリア温度の影響を受けています。
プロセス・シミュレータAthenaでシミュレートし、最終構造を直接Atlasへインポートして生成したLDD MOSFET構造。プロット上に電場の等高線が重ねて表示されています。
エネルギー・バランス・モデルと古典的ドリフト拡散モデルを使用して計算したMOSFETの基板電流
寄生バイポーラに起因する降伏電圧カーブにおけるスナップバック・シミュレーション
MOSキャパシタ・ゲートのC-Vプロット。高周波および低周波の両方に対する応答を示しています。
ID-VD およびID-VGSをシミュレートしたデータ。これらの特性はUtmostで直接読み込み、等価なBSIM3、BSIM4のSPICEモデルを抽出できます。

総合的なバイポーラ・キャラクタライゼーション

S-Piscesにより、バイポーラ・デバイス性能のすべての要素がシミュレート可能です。ガンメル(Gummel)プロットやIc対. VCEなど、すべてのDC特性も容易にシミュレートできます。また、固有のスイッチング・スピードとfT対Icの過渡計算は、S-Piscesの時間領域モードを使用して実行できます。
/p>

シミュレートされたIC-VCE特性
シミュレートされたガンメル(Gummel)プロット(ICおよびIB対VB)と電流ゲイン対ICのグラフ
ベースにパルス電圧を入力して過渡解析を実行することで求めたバイポーラ・トランジスタ固有のスイッチング・スピード
任意の高い周波数に対するAC性能をキャラクタライズすることが可能です。上図はコレクタ電流の関数としてのカットオフ周波数(fT)を示しています。電流ゲインおよびその他のRF性能指数を周波数に対してプロットすることも可能です
Athenaでシミュレートし、Atlasへインポートしたバイポーラ・トランジスタです。コレクタとベース・コンタクトに電圧が印加されて、トランジスタがオン状態になっています。この図はデバイスが動作している際の電子密度を等高線で、電流フローをベクタで表示しています。
S、H、Y、ZおよびABCDパラメータ解析をサポートします。上図は、S11とS22パラメータがプロットされているスミス・チャートを示しています。TonyPlotを使用すると、スミス・チャートとポーラ・プロットによりSパラメータを表示できます。

先進的なデバイス構造

S-Piscesの機能強化で、SOIトランジスタの迅速で堅牢なシミュレーションが可能になりました。高度な数値手法を採用しているため、キンク効果を含めてすべてのSOI特性を迅速に計算します。上図は薄膜SOIトランジスタにおけるインパクト・イオン化率と電流の流線を示しています。
上図には、その上の図デバイスのID-VD特性(キンク効果および降伏現象の両方)が示されています。
2つの図は、パワーDMOSデバイスがオンおよびオフ状態時の電子密度の比較を表しています。左図が、ゲート電圧が0でオフ状態の図です。右図は、ゲート電圧がしきい値を十分に超えた状態の図です。チャネル表面において反転層が明確に確認できます。

ハイブリッド・デバイスの例として、図に絶縁ゲート型バイポーラ・トランジスタ(IGBT)の構造を示します。オン状態のポテンシャルおよび電流の流線が表示されています。電流の流線の間隔は同じ電流量が流れていることを意味しています。電流は、エミッタから表面近傍へ、ゲートの下、そして裏側のコレクタ・コンタクトへ向かって流れていきます。

S-Piscesは、EPROM、EEPROMおよびFLASH EEPROMセルのシミュレーションをサポートするモデルを含んでいます。フローティング・ゲートを充/放電するために、ホット・キャリア注入およびFowler-Nordheimトンネル効果が使用できます。図は、プログラミング前のFLASH EEPROMセルにおけるポテンシャルおよびインパクト・イオン化を示しています。複雑な形状は自動的にAthenaからインポートされました。


EEPROMデバイスの設計カーブを上に示します。これらは、それぞれプログラミング時間対ドレイン電圧、消去時間対ゲート酸化膜厚、およびプログラミングID/VDSカーブにおけるパンチスルーのグラフです。

High-kゲート誘電体

リモートクーロン散乱およびリモートフォノン散乱によるHigh-k材料の移動度の低下

降伏現象解析

パワー・デバイスの降伏電圧は、多重ガード・リング構造を使用することで改善されます。S-Piscesによりフローティング領域をシミュレートし、ガード・リングの数およびスペースを最適化できます。図は2つのガード・リングを持つ構造を示しています。この2つのガード・リングは、ポテンシャルの等高線を広げるように作用し、それにより、電場は縮小し、降伏電圧は上がります。円柱対称性を使用して、3次元ガード・リング構造のモデリングが可能です。降伏電圧を上げるその他の一般的な方法は、フローティング・フィールド・プレートの使用です。S-Piscesでは、これをEPROMフローティング・ゲートとほぼ同等のモデルを使用してシミュレートできます

ひずみシリコンMOS

SiGe上のひずみシリコン層における面内の電子移動度と垂直方向の電子移動度の比較図

技術仕様

S-Piscesでは、一般的なノンプレーナ2次元シリコン・ベースのデバイス構造に対してDC、ACおよび時間領域ソリューションを計算します。デバイス構造は、ユーザにより指定、またはAthenaなどのプロセス・シミュレータの出力から指定することもできます。S-Piscesは、ドリフト拡散およびエネルギー・バランスの両輸送モデルを内蔵し、多数の高度な移動度モデルを提供します。またS-Piscesには、Shockley-Read-Hall再結合、Auger再結合、バンドギャップ・ナローイング、インパクト・イオン化、バンド間トンネル効果、Fowler-Nordheimトンネル効果、non-localトンネル効果、ホット・キャリア注入、オーミック/ショットキー・コンタクト、およびフローティング・ゲートに対するモデルが含まれています。

Rev.111313_09